Frage zur DCS-Logikdarstellung
Thread Content
Hallo zusammen, ich habe bei den Logikdiagrammen der DCS-Anzeigegeräte einige Probleme und würde gerne um Rat fragen. Die Probleme sind wie auf dem Bild beschrieben. Und es sind Aufbauzeichnungen dabei, hauptsächlich zur Klärung von Unverknüpfungsgattern und RS-Taktern...
1. Die 1 steht für den hohen Spannungspegel beim Senden des Signals, also 1； 2. Der Nicht-Eingang der NAND-Gatter wird nicht verwendet, weil er bei der Justierung oder manuellen Bedienung nicht in die Schaltkreiskette einbezogen werden muss ； Kaskadierte Einrichtung und kaskadierte Rücksetzung sind nicht zwingend erforderlich, aber ohne sie ist die Justierung sehr schwierig
Was ist der Zweck dahinter, hinter dem NAND-Gatter einen RS-Triger anzuschließen?
Der RS-Flip-Flop dient dazu, die Interlocksperren zurückzusetzen
SR-Flip-Flops können entweder mit Priorität für das Zurücksetzen oder mit Priorität für das Setzen arbeiten. Wenn beispielsweise die Priorität beim Setzen gegeben ist, dann bleibt der Ausgang auch dann bei einem Wert von 1, wenn das Flip-Flop zurückgesetzt wird. Zudem sind Interlocks in der Regel fehlersicher konzipiert – das heißt, im Normalzustand liegt der Wert bei 1 und im Fehlerfall bei 0.
Danke! “Gibt das Signal „Interlocks Reset“ bei einem Fehler ein „0“ für Q aus? Wird dann bei Erreichen des Interlocks-Werts die Eingangswertung S=1, R=0 sein?